Bài giảng Vi mạch số Biên soạn Ngơ Văn Bình Hình 1.16b là bảng Karnaugh 4 biến A, B, C, D trong đó diagonal 1 tạo nên bởi 2 nhóm đối xứng nhau qua điểm I và offset 1 tạo bởi hai nhóm đối xứng nhau qua hàng CD, kết quả đơn giản như sau: Diagonal 1 = CAB  CAB  A(CB  CB)  A(C  B) Offset 1 = CDA CDA  A(CD  CD)  A(C  D) Ví dụ: Dùng hàm XOR và XNOR đơn giản hóa hàm Y cho trong bảng Karnaugh sau đây Theo cách đơn giản thơng thường ta có kết quả Y1 = C AB  C D A  C DA  CAB  CDAB  CDAB Theo phương pháp XOR và XNOR ta có Diagonal 1 = CAB CAB  B(CACA)  B(C  A) Diagonal 2 = CDA  CDA  D(CA  CA)  D(C  A) Offset 1 = CDAB  CDAB  DB(CA CA)  DB(C  A) Suy ra: Y2 = Diagonal 1+ Diagonal 2 + Offset Hình 1.18 Hai cách thực hiện hàm Y V. Hazard - Glitch trong mạch tổ hợp Glitch là một xung khơng mong muốn xuất hiện tại ngỏ ra của mạch tổ hợp, mạch có thể tạo ra glitch gọi là mạch có hiện tượng hazard (may rủi), cũng có trường hợp mạch có khả năng hazard nhưng lại khơng tạo ra glitch, trong phần dưới đây sẽ trình bày phương pháp thiết kế mạch khơng có hazard (hazard-free circuit) 1. Khái niệm về Hazard Các Hazard gây rắc rối cho hệ thống trong 2 trường hợp Trang 11 Bài giảng Vi mạch số Biên soạn Ngơ Văn Bình - Trạng thái kugic ngỏ ra khơng ổn định, có thể khắc phục bằng cách kéo dài thời gian đáp ứng của hệ V.D: Giãm tần số xung đồng hồ - Ngỏ ra của mạch có hazard được nối đến các ngỏ vào khơng đồng bộ của mạch tiếp theo sau và sẻ làm các mạch này hoạt động khơng chính xác Các phương pháp loại bỏ khả năng hazard đều giả thiết rằng các xung glitch ở ngỏ ra là do sự thay đổi của 1 bít ở đầu vào Các loại hazard khác nhau được trình bài trong hình. Một hazard tĩnh xuất hiện khi đầu ra trải qua một sự chuyển tiếp nhất thời mặc đáng lẽ ra nó khơng được thay đổi: Hazard tĩnh loại 1 làm đầu ra giãm xuống 0 trong một thời gian ngắn (xung âm) và ngược lại hazard tĩnh loại 0 làm xuất hiện xung dương ở ngỏ ra. Hazard động làm ngỏ ra thay đổi nhiều lần trong khi đúng ra nó chỉ được phép chuyển một lần từ 0 lên 1 hoặc từ 1 xuống 0, và sẻ tạo ra các xung glitch trong mạch logic đa mức là loại mạch có nhiều đường dẫn từ đầu vào đến đầu ra vối các thời gian truyền khác nhau, rất khó loại trừ hazard động, phương pháp giải quyết tốt nhất là chuyển mạch đa mức có hazard động thành mạch logic 2 mức khơng có hazard. Trang 12 Bài giảng Vi mạch số Biên soạn Ngơ Văn Bình Hình 1.19 Các loại Hazard 2. Phát hiện và loại trừ hazard trong mạch logic 2 mức Khảo sát hàm sau đây F (A,B,C,D) = ∑ (1,3,5,7,8,9,12,13) Hình 1.20 Bảng Karnaugh của hàm F Xét trường hợp khi đầu vào ABCD = 1100 chuyển sang 1101. Từ sơ đồ cho thấy khi đầu vào bằng 1100, đầu ra của cổng G1 bằng 1 trong khi đầu ra của cổng G2 bằng 0. Do đó, đầu ra của G3 bằng 1. Khi đầu vào chuyển sang 1101 thì đầu ra của các cổng vẩn giữ ngun. Bây giờ xem sự thay đổi của ngỏ vào từ 1101 sang 0101 lúc này A chuyển xuống 0 và A chuyển Trang 13 Bài giảng Vi mạch số Biên soạn Ngơ Văn Bình lên 1 (nhưng phải qua một thời gian trể của cổng đảo) do đó sẽ có một khoảng thời gian ngắn cả A và A cùng bằng 0, ngỏ ra của G1 và G3 cùng bằng 0 và F cũng bằng 0, sau đó khi A lên đến mức 1 thì F bằng 1 trở lại, một xung glitch đã xuất hiện ở ngỏ ra. Từ bảng Karnaugh cho thấy khi các giá trị đầu vào thay đổi nhưng cùng nằm trong một biểu thức đơn giản thì khơng thể xảy ra glitch, nhưng nếu chuyển từ biểu thức đơn giản này sang biểu thức đơn giản khác thì có thể xảy ra glitch. Tuy nhiên, tốc độ G1 chậm hơn G3 nhiều thì sẽ khơng xảy ra glitch ở ngỏ ra F nhưng hazard thì ln ln tồn tại. Phương pháp khắc phục là thêm vào các biểu thức đơn giản sao cho bao phủ mọi thay đổi đơn bít ở đầu vào, trong ví dụ trên nếu thêm vào phương trình hàm F biểu thức CDB thì F sẽ ln bằng 1 bất chấp sự thay đổi của A như đã nói ở trên. Từ bảng Karnaugh ở hình 1.20 viết lại phương trình của hàm F dưới dạng tích các tổng. F = ( D  A)(C  A) Dể dàng nhận thấy rằng trong mạch tồn tại hazard tĩnh loại 0 khi đầu vào thay đổi từ 1110 sang 0110, để loại trừ hazard này phải thêm vào số hạng (C + D)B và phương trình F trở thành. F = ( D  A)(C  A) (C + D)B Như vậy, sự tồn tại Hazard 1 của hàm F sẻ tương ứng với sự tồn tại hazard 0 của hàm F. 3. Hazard động Là các biến thiên xảy ra nhiều lần ở ngỏ ra trong một q trình thay đổi đầu vào, ngun nhân là do tồn tại nhiều đường tìn hiệu trong mạng đa mức mà mỗi đường có độ trể khác nhau Hình 1.22 Mạch có Hazard động Từ mạch điện kế bên cho thấy có 3 đường khác nhau từ B và B đến đầu ra. Giả sử ABC = 000 thì F =1 và sau đó ABC = 010 tương ứng F = 0, khi ABC = 000 lúc này G1 = 0, G2 = 1và G3 = 1, G4 = 1. Bây giờ B chuyển từ 0 lên 1 với tốc độ các cổng như trong hình vẽ, q trình biến đổi trong mạch được mơ tả như sau: G2 chuyển từ 1 sang 0, tiếp theo G3 xuống 0 và G5 cũng xuống 0. Trang 14 Bài giảng Vi mạch số Biên soạn Ngơ Văn Bình Tiếp theo đó G1 lên 1 làm G3 lên 1 và G5 cũng lên 1, lúc này đầu ra đã chuyển từ 1 xuống 0 rồi lên 1. Cuối cùng G4 chuyển từ 1 xuống 0 làm G5 xuống giá trị cuối cùng là 0. Như vậy đầu ra đã biến đổi từ 1 xuống 0, lên 1 rồi lại xuống 0. VI. Các vi mạch thường dùng trong hệ tổ hợp 1. Bộ dồn kênh (multiplex) Còn gọi là bộ đa hợp hoặc chọn tín hiệu (selector) có nhiệm vụ chọn một trong số các tín hiệu đầu vào để đưa tới một đầu ra duy nhất dưới sự điều khiển của các ngỏ vào điều khiển. Ngược lại bộ phân kênh (distributor) hoặc giải đa hợp (demultiplex) sẽ dẫn tín hiệu từ một đầu vào duy nhất đến một trong các ngỏ ra dưới sự điều khiển của các ngỏ vào điều khiển. Như vậy, bộ dồn kênh là một mạch logic tổ hợp bao gồm 2n đầu vào dữ liệu, n ngỏ vào điều khiển và một đầu ra dữ liệu, giá trị nhị phân của đầu vào điều khiển là địa chỉ của đầu vào dữ liệu. Từ bảng sự thật suy ra phương trình Boole tương ứng: Z = AI1 AI 2 Nếu A = 0 thì I0 được chọn và A = 1 thì I1 được chọn, bộ dồn kênh như trên gọi là bộ dồn kênh 2:1 Trang 15 Bài giảng Vi mạch số Biên soạn Ngơ Văn Bình các bộ dồn kênh được mơ tả bằng số lượng đầu vào dữ liệu vì từ đó có thể suy ra số lượng tín hiệu điều khiển, từ bộ dồn kênh 2 đầu vào suy ra phương trình các bộ dồn 4:1 và 8:1 như sau: Z= Z= BA 1BAI2BAI3BAI4 I CBAI1CBAI2CBAI3CBAI4CBAI5CBAI6CBAI7CBAI8 Dạng tổng qt minterm của bộ dồn kênh Thiết kế bộ dồn kênh Sơ đồ bộ dồn kênh dùng các cổng logic được suy ra từ các phương trình ở phần trên, sau đây là sơ đồ bộ dồn kênh 4 đầu vào Trang 16